不损伤二维半导体实现“选择性掺杂”……电流最高提升260倍[读懂科学]

by Kim Jonghwa

Published 07 Sep.2026 12:00(KST)

韩国科学技术院以2纳米双重保护层阻隔等离子体损伤
仅对所需区域选择性掺杂……接触电阻降至1/32

一种可在不损伤仅有单原子层厚度的二维半导体的前提下，仅对所需区域进行选择性掺杂的技术已被开发出来。该技术解决了被视为下一代半导体材料难题的“掺杂过程中的原子层损伤”，将接触电阻降至原来的1/32，并将低电压下的电流最高提升至260倍。

韩国研究财团表示，Choi Seongyul、Kim Yonghun和Kang Gibeom三位韩国科学技术院教授组成的联合研究团队，开发出一种利用超薄双重保护层、在保护二硫化钼（MoS₂）二维半导体晶体结构的同时，对所需区域进行高浓度电子掺杂的技术。

利用超薄保护层实现二维半导体掺杂的原理。双重保护层阻隔等离子体的物理冲击，仅允许掺杂所需的NHx活性物种通过，在不损伤MoS₂晶体结构的同时提高电子浓度。研究团队供图

二维半导体薄至单原子层级，却仍能维持电学特性，因此被视为有望突破现有硅材料微缩极限的下一代半导体材料。问题在于“掺杂”。为调节半导体的电学特性并降低电阻，需要加入特定物质以改变电子浓度；但若采用现有的等离子体工艺，高能粒子可能撞击薄弱的原子层，损坏晶体结构。

研究团队通过由两种厚度约为2纳米的不同超薄膜层叠而成的双重保护层，解决了这一问题。该保护层可阻隔等离子体中飞来的高能粒子造成的物理冲击，同时让掺杂所需的NHx活性物种通过，起到一种“化学过滤器”的作用。

利用该方法，可在保持二维半导体晶体结构的同时提高电子浓度。研究团队借此成功将半导体与电极之间的接触电阻降至原有水平的1/32。

尤其是，该团队还实现了“区域选择性电阻控制”，即不对整个半导体进行掺杂，而是仅选择电子移动路径中需要降低电阻的特定区域进行掺杂。因此，在极低电压条件下流动的电流最高提高了260倍。

这项技术的特点在于，可在不损伤原子层的情况下，仅改变目标位置的电学特性。未来有望应用于超微型低功耗逻辑器件、在单一晶圆上连续堆叠半导体层的单片式三维半导体，以及基于二维材料的互补金属氧化物半导体等领域。

不过，在应用于实际半导体制造工艺前，仍需进行进一步验证。韩国科学技术院教授Choi Seongyul表示：“为应用于实际半导体制造工艺，还需要进一步验证掺杂均匀性、缩短工艺时间，以及在高度微型化器件中控制掺杂区域等问题。”

该研究在科学技术信息通信部和韩国研究财团的纳米·材料技术开发项目及中坚研究支持项目资助下开展，并于2026年8月1日发表于国际学术期刊《先进材料》（Advanced Materials）。

本报道由人工智能(AI)翻译技术生成。