TSMC“将直接生产HBM4基板芯片”
此后半导体企业纷纷洽谈合作
抢占新“收益源”的高阶市场战略
准备采用12纳米或5纳米工艺
继SK之后三星也暗示合作可能

掌控全球晶圆代工(半导体委托生产)市场的台湾台积电(TSMC),正通过高带宽存储器(HBM)核心部件——“基底(逻辑)芯片”,开辟新的收入来源,并进一步扩张影响力。业内认为,这一动向将直接影响在HBM市场展开激烈竞争的三星电子和SK海力士的战略,令韩国半导体业界更加高度关注。


TSMC标志 联合通讯社提供

TSMC标志 联合通讯社提供

View original image

据30日外媒及业界消息,自从台积电今年5月在荷兰阿姆斯特丹举行的“欧洲技术研讨会”上公布蓝图,表示从第6代HBM——HBM4开始将直接自行生产基底芯片后,半导体企业的订单便纷至沓来。


基底芯片是构成HBM基础结构的关键部件,其上堆叠作为D-RAM芯片的“核心芯片”,并通过硅通孔(TSV)技术实现垂直互联,从而完成HBM的封装。过去,业界普遍认为基底芯片属于存储器制造商的范畴,生产HBM时往往与D-RAM一并制作。台积电迄今为止也一直采用这种方式:由客户提供D-RAM和基底芯片,台积电再将其与图形处理器(GPU)一起在基板上进行组装。这一模式一直延续到第5代HBM3E,但随着此次发布,从HBM4开始,基底芯片有可能转变为单独“定制”生产的体系。


[芯片Talk]三星·SK HBM命运同握在TSMC手中…崛起为权力核心的“基底芯片” View original image

台积电抛出的高级市场战略

台积电之所以宣布要亲自生产基底芯片,被认为与近来HBM性能的快速提升密切相关。HBM正以16层、乃至即将量产20层以上产品的速度跨入下一代,其演进节奏非同一般。HBM中搭载的D-RAM层数越高,承载其的基底芯片就越需要精密设计,以支撑高带宽。近期市场对基底芯片的性能要求骤然提升,基底芯片的工艺也必须配合HBM的发展速度变得更加精细,已进入这一阶段。


由此,企业的生产能力出现触及上限的可能。业内和专家指出,第5代HBM3E为止,企业仍有能力自行生产基底芯片,但从HBM4开始,如果不与拥有高水平晶圆代工工艺的公司合作,将很难制造出合格产品。台积电正是敏锐捕捉到这一趋势,抛出了高级市场战略。可以说,台积电率先在从HBM4起将产生需求的基底芯片领域插旗抢占先机。在相当一段时间内,台积电在基底芯片方面有望在没有竞争者的情况下垄断市场,享受话语权。另有消息称,台积电为构建HBM4用基底芯片的生产体系,正通过调整相关工艺等方式迅速行动。台积电目前计划先采用12纳米(nm,1纳米为10亿分之一米)或5纳米工艺进行生产,但这一方案可能会根据客户的要求及合作方式发生变化。


TSMC公布的HBM4“基底芯片”生产概念图

TSMC公布的HBM4“基底芯片”生产概念图

View original image
[芯片Talk]三星·SK HBM命运同握在TSMC手中…崛起为权力核心的“基底芯片” View original image

继SK之后,三星也称“可以合作”

台积电很可能同时掌握即将加入HBM4竞争行列的三星电子和SK海力士的命运。原因在于,继SK海力士已决定将第6代HBM——HBM4的基底芯片工艺交由台积电代工之后,三星电子近期也释放出作出同样决策的可能性信号。


三星电子在10月31日首次就下一代HBM生产对与台积电合作的可能性作出暗示,其核心背景正是基底芯片。三星电子存储器事业部副社长Kim Jaejun在今年第三季度业绩电话会议上表示,“关于定制HBM的基底芯片,在选择晶圆代工合作伙伴时,将不受内外部限制,灵活应对”。这被解读为,为了拿到优质的基底芯片,不排除与台积电等企业展开合作。产业研究院研究委员Kyung Heegwon指出:“这并非由台积电整体代工HBM的合作模式,而更可能是由台积电负责基底芯片和需要精密前道工艺水平的封装部分”,“由于下一代HBM在基底芯片以下也要引入大量金属线等,工艺变得更加精细,因此出于解决这些问题的考虑,双方合作已不可避免。”



SK海力士则在此之前的5月,已与台积电制定了下一代HBM量产合作方案,决定将HBM4的基底芯片前道工艺(FEOL)、TSV形成以及后续布线工艺(BEOL)交由台积电负责。基底芯片预计将采用台积电的7纳米工艺生产。据称,这些决定同样全部是根据客户的需求作出的。之后的晶圆测试、HBM组装、KGSD(已知良好堆叠芯片)测试等环节,则由SK海力士自有的后道工厂完成。


本报道由人工智能(AI)翻译技术生成。

版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。

不容错过的热点