TSMC에 도전장 내민 인텔, '반값 패키징 기술' 승부수[대만칩통신]

첨단 패키징 주도권 경쟁 격화
EMIB-T 비용 CoWoS 대비 50%↓
수율 90% 넘기며 본격 양산 눈앞

인텔이 차세대 첨단 패키징 기술 EMIB-T를 앞세워 인공지능(AI) 반도체 패키징 시장 공략에 속도를 내고 있다. TSMC의 대표 패키징 기술인 '칩 온 웨이퍼 온 서브스트레이트'(CoWoS)보다 비용을 절반 수준으로 낮춘 데다 수율도 양산 가능한 수준까지 끌어올리면서 첨단 패키징 시장 경쟁이 한층 치열해질 전망이다.

8일 대만 이코노믹데일리뉴스에 따르면 인텔의 EMIB-T 수율은 최근 90%를 넘어선 것으로 알려졌다. 업계에서는 내년부터 본격적인 양산이 가능할 것으로 보고 있다.

비용 경쟁력도 인텔의 무기다. EMIB-T 제조 비용은 TSMC의 CoWoS 대비 약 50% 낮은 것으로 알려졌다.

CoWoS는 TSMC가 개발한 독자적 패키징 기술로, 2.5D 패키징 기술 가운데 가장 대표적인 구조다. 그래픽처리장치(GPU) 등 AI용 프로세서(SoC)를 가운데 두고 주변에 고대역폭메모리(HBM)를 배치하는데, 이 둘을 연결하기 위해 인터포저라는 중간 기판을 활용한다.

CoWoS가 실리콘 인터포저를 활용하는 방식이라면, 인텔이 개발한 EMIB는 인터포저 대신 기판 내부에 소형 실리콘 브리지를 삽입해 칩 간 연결을 구현한다.

EMIB-T는 여기에 실리콘관통전극(TSV) 기술을 적용해 제조 공정을 단순화하고 원가를 낮춘 것이 특징이다.

인텔은 고객사 확보에도 속도를 내고 있다. 대만 팹리스 업체 미디어텍은 최근 실적발표에서 CoWoS와 EMIB-T를 모두 활용해 다양한 초대형 AI 주문형반도체(ASIC)를 개발할 계획이라고 밝혔다. 브로드컴과 메타 등 글로벌 빅테크 기업들도 EMIB-T 도입을 검토 중인 것으로 전해졌다.

다만 업계에서는 EMIB-T가 단기간에 TSMC의 CoWoS를 대체하기보다는 공급 부족을 보완하는 역할을 할 가능성이 크다고 보고 있다. AI 반도체 수요 급증으로 CoWoS 공급이 빠듯한 상황에서 인텔이 일부 고객 수요를 흡수하는 형태가 될 것이라는 분석이다.

장기적으로는 인텔의 파운드리 사업 확대에도 긍정적인 영향을 미칠 것으로 예상된다. 첨단 패키징 경쟁력을 앞세워 외부 고객을 확보할 경우 파운드리 사업 경쟁력도 함께 강화될 수 있어서다.

첨단 패키징 경쟁이 달아오른 배경에는 AI 반도체 수요 급증과 함께 패키징 공급 부족이 자리 잡고 있다. 엔비디아의 AI 가속기 등 고성능 반도체 생산 과정에서 HBM과 GPU를 연결하는 첨단 패키징 기술 중요성이 커지면서, 파운드리 업체들은 미세공정뿐 아니라 패키징 기술 확보에도 경쟁적으로 나서고 있다.

최근 TSMC도 인텔 EMIB와 유사한 구조의 첨단 패키징 기술 개발에 착수한 것으로 알려졌다. CoWoS 공급 부족과 고객사 이탈 가능성에 대응하기 위한 전략으로 풀이된다.

삼성전자 역시 차세대 2.xD 패키징 기술과 턴키(메모리·파운드리·패키징) 전략을 강화하고 있어 첨단 패키징 기술을 둘러싼 경쟁이 한층 가속화될 것으로 보인다.

대만 이코노믹데일리뉴스=종혜령 기자 / 번역=아시아경제

※이 칼럼은 아시아경제와 대만 이코노믹데일리뉴스의 전략적 제휴를 통해 게재됐음을 알립니다.

장보경 기자 jbg@asiae.co.kr