젠슨 황 보란듯…삼성전자, HBM5 모형 첫 공개 "엔비디아 등 고객요구 만족시킬 것"

HBM5에 열 관리 'HPB' 기술 적용
컴퓨텍스 2026서 최초 공개
파운드리 2㎚ 공정 베이스다이
송재혁 CTO "종합 반도체 솔루션 경쟁력"

삼성전자 가 8세대 고대역폭메모리(HBM5)의 첫 실물모형을 공개하며 차세대 HBM 기술 선점에 대한 의지를 드러냈다.

송재혁 삼성전자 최고기술책임자(CTO)는 2일 대만 타이베이에서 열린 '컴퓨텍스 2026'의 삼성디스플레이 부스에서 취재진과 만나 "인공지능(AI) 기술은 단일 기술이 아니라 메모리와 패키징, 열관리까지 포함한 전체 시스템 최적화가 중요하다"며 "삼성은 메모리와 파운드리(반도체 위탁생산)를 모두 보유한 종합반도체기업(IDM)으로서 전체 시스템을 최적화할 수 있는 강점이 있다"고 밝혔다. 그러면서 "이를 통해 엔비디아를 포함한 최종 고객들의 요구를 만족시킬 것"이라고 말했다.

삼성전자는 이번 전시에서 HBM5 목업을 공식적으로 처음 공개하고 HBM5에 처음으로 적용될 핵심 열관리 기술 'HPB(Heat Path Block)' 구조를 소개했다. 삼성전자는 HBM5에 자체 파운드리 2㎚(1㎚=10억분의 1m) 공정으로 제작한 베이스 다이를 선제적으로 적용할 계획이다.

삼성전자가 2일 대만 타이베이에서 열린 '컴퓨텍스 2026'의 삼성디스플레이 부스에 비치한 8세대 고대역폭메모리(HBM5)의 실물모형. 김진영 기자.

HPB는 AI 메모리의 성능을 높이는 과정에서 발생할 수 있는 발열 문제를 해결하기 위한 기술로, 다이와 다이 사이의 물리적 표면에서 발생하는 열을 보다 효율적으로 분산·방출할 수 있도록 설계됐다. 삼성전자는 이미 HBM4E 기반으로 HPB 기술 구현 및 검증을 완료했다. 향후 HBM5부터 본격 적용해 성능과 안정성을 더욱 고도화할 계획이다.

송 CTO는 "HBM5에서는 베이스 다이 최적화를 위해 2㎚ 선단 공정을 도입할 것"이라며 "시장이 요구하는 대역폭과 전력 효율을 제공할 수 있도록 준비하고 있다"고 말했다. 또 "게이트 올 어라운드(GAA) 기술 도입 이후 3~4년 동안 축적한 개발 성과가 잘 나타나고 있다"며 "이를 통해 차별화된 경쟁력을 확보할 것"이라고 밝혔다.

송재혁 삼성전자 CTO(최고기술책임자)가 2일(현지시간) 대만 타이베이에서 열린 '컴퓨텍스 2026'의 삼성디스플레이 부스에서 기자들과 만나 질의응답을 하고 있다. 김진영 기자.

특히 차세대 HBM 핵심 기술로 꼽히는 하이브리드 본딩 기술 적용 현황도 공개했다. 송 CTO는 "하이브리드 본딩은 갭 없이 직접 연결하는 기술로 연결 패드 간격을 줄일 수 있고 대역폭 향상에도 유리하다"며 "기존 TCB가 패키징 기술이라면 하이브리드 본딩은 삼성의 강점인 실리콘 공정 기반 기술"이라고 강조했다.

차세대 HBM 적층 구조와 관련해서는 "12단, 16단, 20단 적층을 고려하고 있다"며 "고객들이 요구하는 메모리 용량 증가에 맞춰 기술 개발을 진행 중"이라고 말했다.

아울러 송 CTO는 반도체 미세공정 발전 방향과 관련해 "1㎚ 이하로 가기 위한 설비·소재·생태계 측면의 준비를 진행하고 있다"며 "1㎚ 미만 공정도 가능할 것으로 보고 있다"고 밝혔다.

삼성전자가 2일 대만 타이베이에서 열린 '컴퓨텍스 2026'의 삼성디스플레이 부스에 비치한 HBM4E의 웨이퍼와 칩셋. 김진영 기자.

삼성전자는 이날 전시에서 지난달 말 업계 최초로 샘플 출하를 마친 HBM4E의 웨이퍼와 칩셋도 공개했다. 삼성전자 HBM4E는 최선단 1c D램 코어 다이와 자체 파운드리 4㎚ 공정 베이스 다이를 결합해 핀당 14Gbps(초당 기가비트)로 동작하며 최대 16Gbps(최대 4TB/s대역폭)까지 구현하는 데 성공했다.

타이베이(대만)=김진영 기자 camp@asiae.co.kr